재료공학부: 반도체 집적 공정

과목에서 배울 수 있는 내용

0) 과목의 전반적인 개요

반도체를 생산하는 과정은 크게 1)회로 설계와 2)반도체 제조로 이뤄져있습니다. 회로설계는 제품의 요구사양 및 기능에 부합하는 디지털/아날로그 회로를 설계하고, 이 회로를 집적회로(Integrated Chip, IC)로 구현하기 위한 패턴 및 Layout을 설계하는 단계로 나눌 수 있습니다. 이어지는 반도체 제조 단계는 앞의 회로설계를 기반으로 물리적인 칩을 제조하는 단계로, 최적 공정 프로세스를 설계하는 것부터 최종 제품의 성능을 테스트/검증하는 것까지 포함합니다. 바로 이 반도체 공정의 핵심 내용들을 해당 과목에서 배우게 됩니다.

가장 먼저 배우는 것은 반도체 공정 프로세스로, 미리 설계된 칩 단면 및 패턴을 구현할 수 있는 전반적인 제조 과정을 배우게 됩니다. 이후엔 반도체 8대 공정 중 백엔드 공정을 제외한, 웨이퍼 제조, 산화, Photo Lithography, 식각, 박막 증착, 금속 배선 공정을 좀 더 자세히 배우게 됩니다. 여기서 프론트 엔드 공정은 웨이퍼 위에 반도체 소자를 형성하는 공정이며, 백엔드 공정은 반도체 소자를 패키징/테스트하는 공정을 의미합니다. 외에도 중요한 세부 공정인 Dopant 확산과 Ion implantation을 배우게 됩니다.

 
1) 키워드 별 개념 설명

a. 반도체 공정 프로세스

아래 우측 그림은 회로설계 과정에서 설계한 반도체 칩 단면의 예시입니다. 전자가 이동하는 채널, source(S)와 drain(D), gate(G), 그리고 이 feature들을 각각 연결하는 여러 도선과 여러 layer들로 복잡하게 구성되어 있습니다. 또한, 각 feature과 layer는 다양한 물질로 만들어져 있습니다. 해당 과목에서는 아래 그림과 같은 scheme이 있으면, 그 칩의 도선, feature(gate, source, drain, etc.), layer을 차례대로 Si 웨이퍼 위에 집적하여 칩을 제작하는 방법과 그 전반적인 절차를 배우게 됩니다(그림1). 공정 프로세스는 최소 수 십 단계에 이를 정도로 길고 복잡하지만, 크게 보면 산화, lithography, 식각, 박막 증착, 확산, ion implantation 등, 주요 공정이 여러 환경조건(온도, 시간, 농도 등)에서 반복됨을 알게 됩니다. 실제 이 내용 전부를 한 시간 동안 빠르게 배우는데, 이것이 가능한 이유도 결국 반도체 공정은 주요 공정들이 계속 반복되기 때문입니다. 

[그림 1 반도체 공정 프로세스의 시작과 끝]

한편, 비용, 시간 및 최종 성능을 고려해 프로세스를 최적화하는 것도 중요합니다. 최적 공정 프로세스를 설계하는 과정 역시 ‘반도체 제조 공정’에 포함되나, 방대한 내용이라 수업에서 따로 다루지는 않습니다. 따라서 해당 챕터는 이어지는 뒷 내용의 이해를 돕기위한 개괄로, ‘반도체 제조 공정’의 큰 흐름에 대한 인사이트를 얻어갈 수 있습니다.

 b. 반도체 세부 공정

전술했듯 수업에서는 아래 세부 공정들을 자세히 다룹니다. 내용이 매우 방대하기 때문에 각 공정의 개념과 중요한 내용 일부만 간단히 소개하고 넘어가겠습니다. 

• 웨이퍼 제조

웨이퍼는 칩의 모든 소자들이 그 위에 집적되는 판으로, 대부분의 경우 Si으로 만들어집니다. 높은 수율과 균일한 최종 성능을 유지하기 위해서 완벽한 Si 단결정의 웨이퍼를 제조해야 합니다. 또한, 불순물과 결함이 거의 없는, 매우 순수한 결정이어야 합니다. 이 까다로운 조건들을 만족하기 위한 결정 성장 방법에는 2가지가 있고, 이들의 원리와 장단점을 배우게 됩니다. 이외에도 웨이퍼 내 dopant의 농도를 계산하는 모델, 결정 성장 속도를 계산하는 모델이 이 챕터에서 중요한 내용입니다. 

[그림 2 웨이퍼 사진]

• contamination control

작은 입자나 먼지, 원자 등의 미세한 불순물이 단 하나라도 칩 위에 존재한다면, 해당 칩은 불량품으로 작동하지 못하게 됩니다. 따라서, 반도체 공장(Fab) 내부 및 제조 공정 전반의 contamination을 제어하는 것은 생산 수율에 있어서 매우 중요합니다. 그 방법에는 i) clean room, ii) wafer cleaning, iii) gettering이 있는데, 뒤로 갈수록 청정도를 관리하는 수준이 높아집니다. 이 셋 각각의 개념과 물리/화학적 원리를 배우게 됩니다. 

• Photo Lithography

반도체 공정 중, 웨이퍼 위에 적층된 layer의 일부 국부적인 영역에만 물리/화학적으로 처리해야하는 단계가 많이 나타납니다. 예를 들어, 미리 설계된 패턴을 따라 layer의 일부분만 제거하거나, 일부분만 도핑해야 할 수도 있습니다. 집적회로를 웨이퍼 위에 새기기 위함인데, 이러한 patterning 과정마다 photo lithography가 쓰입니다

[그림 3 Photo lithography로 웨이퍼 위에 회로를 패터닝한 예시]

[그림 4 Photo lithography의 일반적인 절차]

위 그림은 photo lithography 공정의 절차를 요약한 것입니다. 가장 먼저, photoresist라는 감광성 물질을 웨이퍼 위에 균일하게 도포(coating)합니다. 그 뒤, 패턴이 새겨진 마스크(mask)를 렌즈와 웨이퍼 사이에 놓은 상태에서 웨이퍼를 조사(exposure)합니다. 이 때 빛을 받지 않은 resist는 변함이 없지만, 빛을 받은 resist는 화학적 반응성이 변화합니다. 덕분에 마지막 단계에서 developer 용액을 통해 노광 영역의 resist만 선택적으로 제거할 수 있습니다. 그 결과, 웨이퍼 표면 위에 패턴을 따라 photoresist가 쌓이게 됩니다. 즉, photo lithography는, 펜으로 그림을 그리듯 웨이퍼 위에 패턴을 하나하나 새기는 것이 아니라, 빛을 이용해 한 번에 패턴을 찍어내는 효율적인 patterning 공정입니다. 여기서 photo lithography는 ‘광원을 활용한 석판화’로 번역됩니다. 웨이퍼 위에 ‘판화를 찍어내듯’ 패턴을 새기는 이 공정의 핵심적인 특징과 그 효율성을 잘 나타냅니다. 

한편 photoresist는 물리/화학적 처리로부터 resist 아래 웨이퍼를 보호하는 역할을 수행합니다. 예를 들어 도핑 과정에서 dopant가 resist 아래로 확산하는 것을 막아주거나, 식각 과정에서 chemical을 차단해 녹아 제거되는 것을 막아줍니다. 이것이 바로 photo lithography가 반도체 공정 전체에서 중요한 비중을 차지하는 이유입니다. 웨이퍼 표면의 국부 영역만 물리/화학적 처리를 할 때 photoresist로 나머지 영역을 가려주면, 웨이퍼 전체에 해당 물리/화학적 처리를 가해도 국부 영역만 ‘선택적’으로 반응하게 됩니다. 후술할 산화, Ion implantation, 식각 등 많은 반도체 공정이 웨이퍼 일부 영역과만 반응하는 ‘선택성’을 요구합니다. 이때마다 photo lithography 공정이 선행되므로, 해당 챕터는 가장 중요한 내용 중 하나라고 볼 수 있습니다. 그만큼 가장 깊고 다양한 내용을 다루는데, 해당 공정의 세부 단계와 웨이퍼에 조사하는 광학 시스템과 광학적 원리, resist의 화학적 원리 등이 있습니다. 이 원리들을 모두 이해할 수 있다면, 최종적으로 ‘마스크의 패턴, 웨이퍼 위에 맺히는 상의 패턴과 최종 resist의 패턴 간에 오차가 발생하는 이유’를 이해할 수 있습니다. 이는 photo lithography 단원의 최종 학습 목표 중 하나로, “세 패턴이 왜 다를 수 밖에 없는지” 질문을 던져가며 공부하는 것이 중요합니다.  양이 방대하고 복잡해 공부하는 와중에 길을 잃기 쉽지만, 이에 유의한다면 해당 챕터를 관통하는 인사이트를 얻어갈 수 있습니다.

• thermal oxidation

반도체 chip에는 여러 목적으로 산화물이 필요한데, 대부분 산화 실리콘이 쓰입니다. 산화 실리콘은 이미 적층되어 있는 실리콘에서 산화 공정을 거쳐 만들어집니다. 산화 방법의 종류와 그 원리, 산화막 두께 측정 방법, 산화막 성장 모델(Deal grove model)이 이 챕터에서 중요한 내용입니다. 

• dopant 확산

doping profile(활성화된 dopant의 농도 분포)을 미세하고 정확하게 조절하는 것은 반도체 칩 성능에 있어 매우 중요한 절차입니다. 해당 공정은 열에너지를 통해 dopant을 확산시켜 원하는 doping profile을 얻어내는 과정으로, 기체 확산으로 실리콘에 dopant을 도입하는 과정과 이후에 열처리를 통해 도입된 dopant를 원하는 깊이까지 확산시키는 과정으로 이뤄져 있습니다. Fick’s law을 적용한 dopant 확산 1차 모델이 해당 챕터의 중요한 내용입니다. 또한, 확산에 영향을 미치는 secondary effect 역시 중요한데, 실리콘 내부 defect의 농도와 확산의 관계를 atomic scale 관점에서 이해할 수 있어야 합니다. thermal oxidation에서 다룬 산화 공정이 확산에 미치는 영향 또한 해당 챕터에서 중점적으로 다룹니다.

• Ion Implantation

실리콘에 dopant을 도입하는 방법에는 확산과 함께 물리적으로 이온을 주입하는, Ion Implantation 공정이 존재합니다. 이전 챕터인 확산에서와 동일하게 dopant의 농도와 위치를 제어하는 것이 중요하므로, implant profile에 대한 통계적 모델을 배웁니다. 해당 모델이 확산 챕터에서 배운 모델과 유사한 수식을 따르지만, 기반이 되는 원리에는 차이가 있습니다. 따라서 각 모델의 원리를 정확히 이해하는 것도 중요합니다. 또한, 해당 공정에서 실리콘 내에 많은 damage가 형성되는데, 이 damage가 형성되는 과정과 implant profile 모델의 통계학적 원리간의 관계를 이해할 수 있어야 합니다. 또한, 형성된 damage 또는 defect을 제거하는 annealing에 대해서도 깊이 배우게 됩니다.

• 박막 증착(Thin Film Deposition)

웨이퍼 위에 다른 layer들을 적층하고자 박막 증착 공정을 거칩니다. 익숙하실 CVD와 PVD 외에도 해당 공정에서 쓰이는 다양한 기술을 배우게 됩니다. 이들의 원리와 장단점, 박막 증착 속도 관련 모델이 중요하게 다뤄집니다. 박막이 웨이퍼 패턴 위에 얼마나 균일하게 도포되냐를 나타내는 conformality와 step coverage가 해당 공정의 중요한 변수이니, 이 두 요소를 기준으로 박막 증착의 여러 기술들을 비교하게 됩니다. 

• 식각(Etching)

앞서 photo lithography을 설명하면서, 반도체 공정 중 layer의 일부 영역만 제거하는 과정이 있음을 언급했었습니다. 화학/물리적으로 제거할 수 있으며, 이를 통칭해서 식각(etching)이라 부릅니다. 역시 식각의 여러 가지 방법과 각각의 원리, 장단점, 모델 및 시뮬레이션을 배웁니다. 박막 증착 챕터와 유사한 내용이 많아 연결지어 공부하면 인사이트를 얻는데 도움이 됩니다. 식각을 하는 etchant가 웨이퍼 위 물질과 선택적으로, 그리고 웨이퍼에 수직한 방향으로만 반응하는 것이 중요한 요소입니다. 공정의 selectivity와 anisotropy가 중요한 변수로, 이 둘을 기준으로 식각 기술들을 비교하게 됩니다. 

• 금속 배선

웨이퍼 위에 gate, source, drain 등의 feature을 집적했다면 이들을 연결하는 도선을 집적해야 합니다. 이 과정을 금속 배선 공정이라 부르고, 영어로는 BEOL(Back-end of line)이라 칭합니다. 반대로 앞의 공정들은 FEOL(Front-end of line)이라 부릅니다. RC회로에서 resistance와 capacitance에 의해 신호 전달에 delay가 생기는데, 이를 RC delay라 부르며 이를 줄이는 것이 칩 성능에 있어 중요합니다. RC delay을 줄이기 위해 칩 도선에 쓰이는 재료들과 그 특성들을 배우게 됩니다. 금속 배선 공정은 상감기법을 기반으로 하는데, 이 개념과 이에 활용되는 여러 기술들을 중점적으로 배우게 됩니다. 

 

선배의 조언

해당 수업에서 다루는 내용은 반도체 공정 기술의 기초에 불과하겠지만, 양이 매우 방대합니다. 게다가 일목요연하게 정리되는 내용이 아니라 복잡한 내용들을 다양하게 배우기 때문에, 자칫하면 길을 잃을 수 있고 암기하는데 큰 어려움을 느낄 수 있습니다. 때문에 각 공정별로 중요한 키워드(위에서 볼드 및 밑줄한 키워드)를 파악하는 것이 중요하다고 느꼈습니다. 키워드 위주로 공부하면서, 이들이 각 공정에서 왜 중요한지, 배우는 내용들이 키워드과 어떻게 관련있는지 생각하며 맥락을 재구성했던 점이 도움되었습니다. 또한, 챕터별로 PPT 슬라이드 마지막에 중요 내용이 요약되어있는데, 요약된 내용을 중심으로 곁가지를 처낸다면 암기하는데에 도움될 것 같습니다.

진로 선택에 도움되는 점

반도체 공정 기술 전반에 대한 기초 지식을 쌓을 수 있기 때문에 반도체 산업 취직 시에 도움되는 강의로 알려져있습니다. 특히 반도체 제조를 담당하는 파운드리 및 종합 반도체 회사 취직에 도움될 것이며, 반도체 설비 회사 취직과도 관련있다고 생각합니다. 실무적 지식을 많이 쌓을 수 있는 수업은 아니여서 특정 직무에 더 도움된다고 판단하긴 어렵지만, 배웠던 내용들이 반도체 공정 설계, 반도체 공정 기술 및 설비 기술 담당 직무와 연관성이 높아 보였습니다. 

맺음말

칩이 점점 미세화, 고집적화 됨에 따라 반도체 제조 공정은 나날히 중요해지고 있습니다. 공정 또한 까다롭고 복잡해지고 있으며, 여러 분야의 다양한 신기술들이 반도체 공정에 빠르게 적용되고 있습니다. 이러한 최신 기술을 실무 관점에서 빠르게 이해하기 위해선 제조 공정의 전반을 잘 알고 있어야 한다고 생각하고, 그 점에서 확실히 도움되는 수업이었습니다. 

출처 및 참고자료

그림 1: Silicon VLSI Technology : Fundamentals, Practice and Modeling / James D. Plummer, Michael Deal, Peter B. Griffin. Prentice Hall, 2000.

그림 2: 수업 자료

그림 3: Samsung Starts Mass Production of Chips Using Its 7nm EUV Process Tech

그림 4: Chris Mack, Fundamental principles of optical lithography